En tant que stagiaire au CEA, vous aurez l'opportunité de travailler au sein d'un environnement de recherche de renommée mondiale. Nos équipes sont composées d'experts passionnés et dédiés, offrant un cadre propice à l'apprentissage et à la collaboration. Vous aurez accès à des équipements de pointe et à des ressources de recherche de premier ordre pour mener à bien vos missions.

Contexte et objectifs
Le développement de l'intelligence artificielle (IA) et des véhicules autonomes a propulsé l'efficacité énergétique au cœur des défis technologiques actuels. Face à la demande croissante de puissance de calcul, les processeurs haute performance (HPC) et les unités de traitement graphique (GPU) se heurtent à des limites critiques en matière de consommation énergétique. Ces composants, essentiels au traitement des vastes volumes de données de l'IA, nécessitent des solutions novatrices pour concilier performance et sobriété énergétique. Les récentes avancées dans leur conception soulignent l'urgence de développer des approches inédites, capables de suivre l'évolution fulgurante de l'IA tout en maîtrisant la consommation d'énergie.
Ce stage vise à améliorer l'efficacité énergétique des systèmes HPC grâce à une conception innovante de convertisseurs DCDC. Le projet débutera par une analyse de la structure du système HPC et de son réseau de distribution de puissance (PDN). Nous explorerons et comparerons ensuite diverses topologies de convertisseurs et technologies émergentes, en nous concentrant sur l'implémentation de composants passifs novateurs pour améliorer l'efficacité énergétique et spatiale. Le stage impliquera également le développement de stratégies pour une distribution et une intégration optimales des modules d'alimentation, suivi de simulations et d'évaluations pour minimiser la chute de tension IR et les pertes de puissance dans le réseau électrique. L'objectif final est de concevoir des convertisseurs DCDC intégrés atteignant une efficacité supérieure à 85% tout en maintenant une densité de puissance d'environ 1W/mm², en incorporant les connaissances acquises lors des étapes précédentes de recherche et développement.

Contenu technique
Le stage ira de l'analyse du système – via notamment des outils tels que MATLAB ou PYTHON - à l'implémentation ASIC au moyen d’outils standards tels que Cadence. En collaborant avec les équipes de conception numérique et de composants, il approfondira sa compréhension des contraintes des systèmes HPC et du comportement des nouveaux éléments passifs, acquérant ainsi une expérience concrète des technologies de pointe. Ce projet demande une réflexion critique et une solide maîtrise de la conception de circuits pour optimiser les performances. Les tâches se répartiront entre l'architecture système (40%), l'analyse des dispositifs passifs (20%) et la conception de circuits d'alimentation (40%).

Rejoignez-nous en Stage !