Ingénieur en validation et vérification FPGA F/H
CDD Éragny (Val d'Oise) Développement informatique
Description de l'offre
Ingénieur en validation et vérification FPGA F/H
Company : Safran Electronics & Defense
Job field : Electronics & Automation
Location : Eragny-sur-oise , Ile de France , France
Contract type : Permanent
Contract duration : Full-time
Required degree : Master Degree
Required experience : First experience
Spoken language(s) :
English Fluent
# 2024-149699
Apply with one click Any questions ?
Job Description
Au sein du Pôle Métier FPGA intégrée à l'entité Electronique, le candidat aura pour mission d'intervenir dans les différentes phases de développement du FPGA :
·
Phase descendante du cycle en V concernant les activités de validation des exigences et d'élaboration de la stratégie de vérification physique (sur carte électronique opérationnelle),
·
Phase montante du cycle en V concernant les activités de rédaction des procédures de tests et la mise au point des bancs de tests.
Le Pôle Métier assurant le développement des FPGA sur les lignes de produit Navigation, le candidat aura pour objectifs de mutualiser au maximum les solutions mises en place. Ces solutions devront répondre à une stratégie de développement incrémentale et donc être automatisable au maximum.
Complementary Description
Les missions principales :
·
Valider les exigences aux bornes du FPGA pour s'assurer de la bonne compréhension et de leur testabilité,
·
Comprendre la description organique du FPGA (rédigée par le responsable technique du FPGA) pour en déduire les différentes stratégies de vérification physique à mettre en place,
·
Spécifier la stratégie de vérification physique et remonter, le cas échéant, des contraintes de conception dans l'architecture FPGA ou vers la carte électronique, spécifiques aux tests à venir,
·
Identifier les moyens adaptés en fonction des tests à réaliser.
·
Assurer l'écriture du cahier des charges, le suivi technique et l'acceptation du moyen identifié dans le cas d'une sous-traitance.
·
Rédaction des scripts de tests dans le langage technique approprié : Python, Tcl, C, Labview, ...
·
Réaliser les différents tests aux bornes du FPGA sur carte électronique,
·
Participer aux différentes revues internes et externes avec le client (Audit de certification DO 254 envisageable)
·
Assurer un reporting au responsable de lot sur l'avancement des activités
·
Assurer un support technique aux différentes équipes Métier connexes (Logiciel/Electronique/Système)
Job Requirements
Ingénieur en électronique ayant déjà une expérience de la vérification sur carte Electronique.
Profil requis:
·
complète autonomie et force de proposition devant une architecture FPGA à vérifier.
·
maitrise des moyens de mesures de type oscilloscope et analyseur logique
·
maitrise des langages de programmation (Python, Tcl, Labview, Matlab, C) pour réaliser un logiciel applicatif sur PC,
·
maitrise des outils de gestion de configuration (Git),
·
très bonne qualité rédactionnelle,
·
La connaissance du langage de description HDL (VHDL, Verilog systemVerilog) pour comprendre, si besoin, l'implémentation de la fonction embarquée à tester est un plus,
·
La connaissance du flot de conception FPGA (synthèse/P&R ) pour insérer, si besoin, des mécanismes de monitoring dans le FPGA dans le cas d'expertise est un plus,
·
la mise en oeuvre de techniques de développement logiciel embarqué (couche basse) sur processeur externe ou embarqué sur FPGA (SOC) afin de dérouler des routines de test temps réel est un plus.
compétences transversales / savoir être :
·
organisé et rigoureux
·
autonome
·
bon relationnel,
·
bonne communication pour remonter les problèmes, l'avancement des activités et partager ses connaissances
Locate your future workplace
21 avenue du Gros Chene95610
Eragny-sur-oise
Ile de France France
Safran is an Equal Opportunity Employer
All qualified applicants will receive consideration for employment without regard to race, color, sex, sexual orientation, gender identity, religion, national origin, disability, veteran status, or other legally protected status.