Avec cette offre de stage, le CEA LETI vous offre l'opportunité de découvrir le monde de la microélectronique en travaillant sur des technologies de recherche de pointe, tout en étant au cœur des grandes tendances actuelles de l'industrie. En effet, l'explosion des usages de l'IA et la nécessité de réduire leur consommation et de rapprocher l'exécution de leurs calculs de leur site d'application conduisent à l'émergence de ce qu'on appelle l'Edge AI, c'est-à-dire des calculateurs embarqués spécialisés dans les tâches d'intelligence artificielle. Dans ces approches, les accès mémoire et les opérations de multiplication-accumulation (MAC) sont critiques. Dans ce contexte, le calcul proche voire dans la mémoire (In Memory Computing / Near Memory Computing) présente un grand potentiel.

Au cours de ce stage, vous acquerrez un large spectre de connaissances, allant des processus d’intégration microélectronique à la conception intégrée analogique, tout en répondant aux exigences uniques des algorithmes d'IA. Vous collaborerez avec des équipes multidisciplinaires pour développer une compréhension approfondie des dispositifs mémoire et analyser les mesures existantes. Vous ferez également partie d'un laboratoire de conception intégrée, travaillant aux côtés d'une équipe composée de 2/3 de chercheurs permanents et de 1/3 d'étudiants, explorant un large éventail d'applications de recherche.

Plus spécifiquement, le stage proposé porte sur une technologie FeMFet qui permet de créer un transistor à seuil variable à partir d’un transistor front-end d’un fondeur et d’une cellule mémoire FeRAM fabriquée par le LETI dans le back-end. Un tel dispositif promet de combiner les avantages en écriture des FeRAM tout en résolvant les limitations de son écriture.

Le but de ce stage sera donc de concevoir des circuits sous Cadence qui permettront de caractériser cette nouvelle technologie mémoire. Suite à ce stage et selon les résultats obtenus, une thèse pourra être proposée au stagiaire qui aura donc l’opportunité de poursuivre l’étude de cette technologie et de son adéquation avec les applications IA et de tester les circuits conçus en stage.